To: bob who wrote (5442 ) 9/6/1998 2:03:00 AM From: Urlman Read Replies (1) | Respond to of 8581
Captain, my German is not very good<g>, but here is my interpretation of this peice on Ineltek/PTSC >>>PSC1000: Prozessor fA¬r Java Der deutsche Distributor Ineltek vertreibt ab sofort einen stackbasierten 32-Bit-RISC-Prozessor, der sich den Angaben zufolge durch seine besondere Eignung fA¬r Java-Programme auszeichnet. Der Prozessor des amerikanischen Herstellers Patriot Scientific mit dem Namen PSC1000 enthAlt einen operandenlosen 8-Bit-Befehlssatz, welcher eine optimale Implementierung der Java Virtual Machine und eines Just-in-Time Compilers erlauben soll. Verschiedene integrierte Hardwarefunktionen sollen ferner den Aufbau eines kompakten, leistungsfAhigen und preiswerten Systems ermAglichen. Im Gegensatz zu anderen High-End Prozessoren mit RISC oder CISC-Architektur wurden auf Funktionen wie Pipeling, Programm- oder Daten-Caches und breite Befehlsstrukturen mit Mehrfachoperanden verzichtet und damit teure SiliziumflAche eingespart. Stattdessen wird ein operandenloser Befehlssatz verwendet, wobei ein Befehl 8 Bit breit ist. Operanden werden im Operandenstack erwartet. Neben der eigentlichen CPU sorgt ein separater I/O-Prozessor fA¬r die Entkopplung zeitkritischer VorgAnge von reinen Rechenaufgaben.<<< PSC1000: Processor fA¬r Java The German Distributor Ineltek drives immediately a stack-based 32-Bit-RISC-Prozessor out, which is characterised the specification according to by its special suitability fA¬r Java programs. The processor of the American manufacturer Patriot Scientific with the name PSC1000 enthAlt a operandless 8-bit instruction set, which is an optimal implementation of the Java Virtual Machine and one Just in time of compiler to permit. Furthermore different integrated hardware functions are the structure of a compact, leistungsfAhigen and inexpensive system ermAglichen. Contrary to other High ending processors with RISC or ICScC ARCHITECTURE functions such as Pipeling, program or data Caches and broad instruction formats with multiple operands were omitted and thus expensive SiliziumflAche saved. Instead a operandless instruction set is used, whereby an instruction is long 8 bits. Operands are expected in the operand stack. Beside the actual CCU sor entwickler.com